

# Lucrarea 5

## Modelarea automatelor sincrone

Această lucrare prezintă modurile de descriere a automatelor Mealy și Moore în Verilog.

### 5.1 Scopul lucrării

- Modelarea automatelor Mealy și Moore.
- Folosirea automatelor pentru controlul căii de date a unui sistem digital.
- Circuite formatoare de impulsuri.
- Circuite pentru recunoaștere de pattern.

### 5.2 Modelarea automatelor Mealy și Moore

Automatele sincrone pot fi modelate în Verilog folosind instrucțiunea *case* inclusă în corpul unei instrucțiuni *always*. Informația de stare va fi stocată într-un registru. În cadrul fiecărei ramuri a instrucțiunii *case* va fi descris comportamentul automatului pentru starea respectivă. Ca exemplu va fi descris un circuit de recunoaștere de pattern care semnalează pe ieșire dacă pe intrare s-au primit trei sau mai multe tacte de ceas succesive semnal în starea logică "1".

#### 5.2.1 Modelarea unui automat de tip Mealy

Într-un automat Mealy ieșirile depind atât de starea curentă a automatului cât și de intrări. Graful de tranziție a stărilor pentru automatul de tip Mealy pentru problema considerată este prezentat în figura 5.1.

- Modelul Verilog asociat automatului Mealy:

```
//Descrierea unui automat Mealy cu întârziere  
module mealy (out, ck, reset, in);
```

```
output out;
```




Figura 5.1: Graful de tranziție al automatului de tip Mealy.

```

input ck;
input reset;
input in;

//definirea stărilor automatului
parameter INIT= 0;
parameter S0 = 1;
parameter S1 = 2;

//registru de stare
reg[1:0] stare;

//modelarea tranzițiilor
always @(posedge ck or negedge reset)
  if (~reset)
    stare <= INIT;
  else
    case (stare)
      INIT:
        if (in)
          stare <= S0;
      S0:
        if (in)
          stare <= S1;
        else
          stare <= INIT;
      S1: stare <= in ? S1 : INIT;
    endcase
  
```

```
//modelarea ieșirii
reg out;
always @(posedge ck)
    out <= (stare == S1) & in;

endmodule
```




Figura 5.2: Automatul tip Mealy sintetizat cu *Leonardo*.

### 5.2.2 Modelarea unui automat de tip Moore

La modelarea unui automat de tip Moore în Verilog trebuie ținut cont de faptul că ieșirile automatului depind doar de starea prezentă și nu depind de intrări. Diagrama de tranziție a stărilor pentru automatul de tip Moore este prezentată în figura 5.3. După cum se observă, pentru descrierea aceluiași automat ca fiind de tip Moore este necesar un număr mai mare de stări.

- Modelul Verilog asociat automatului Moore:

```
//Descrierea unui automat Moore imediat
module moore (ck, reset, in, out);

output out;
input ck;
input reset;
input in;

//definirea stărilor automatului
parameter INIT= 0;
parameter S0 = 1;
parameter S1 = 2;
parameter S2 = 3;

//registru de stare
reg[1:0] stare;
```




Figura 5.3: Graful de tranziție al automatului de tip Moore.

```

//modelarea tranzițiilor
always @(posedge ck or negedge reset)
  if (~reset)
    stare <= INIT;
  else
    case (stare)
      INIT:
        if (in)
          stare <= S0;
        else
          stare <= INIT;
      S0:
        if (in)
          stare <= S1;
        else
          stare <= INIT;
      S1:
        if (in)
          stare <= S2;
        else
          stare <= INIT;
      S2: stare <= in ? S2 : INIT;
    endcase
  
```

```
//modelarea ieșirii
wire out;
assign out = (stare == S2);

endmodule
```




Figura 5.4: Automatul tip Moore sintetizat cu *Leonardo*.

### Observație:

- În ambele exemple s-a folosit atribuirea neblokantă, cu operatorul de atribuire " $\leq$ ", pentru semnalele. Se recomandă folosirea atribuirii neblocante a semnalelor în cadrul blocurilor de tip procedural (*always*). Dacă nu este respectată această regulă pot apare diferențe în simularea modelului pre și post sinteză datorită modului diferit de interpretare de către simulatoare a ordinii de atribuire a semnalelor.

**Exemplu:** Diferența între cei doi operatori este ilustrată în următoarele exemple de atribuirii procedurale cu întârziere:

- Atribuirea procedurală blocantă:

```
initial
begin
rst = #5 0;
rst = #4 1;
rst = #10 0;
end
```

Formele de undă rezultate la simulare sunt prezentate în figura 5.5.

- Atribuirea procedurală neblokantă:

```
initial
begin
rst <= #5 0;
rst <= #4 1;
rst <= #10 0;
end
```




Figura 5.5: Atribuire blocantă cu întârziere în instrucțiune.

Formele de undă rezultate la simulare sunt prezentate în figura 5.6.




Figura 5.6: Atribuire neblocantă cu întârziere în instrucțiune.

### 5.3 Utilizarea automatelor

Un sistem digital complex poate fi structurat în două componente principale:

- *cale de date*
- *cale de control*

Automatele constituie *calea de control* în cadrul circuitelor digitale asigurând semnale de comandă și control *căii de date*. În figura 5.7 este prezentată schema bloc a unui multiplicator secvențial ce folosește metoda adunărilor repetate. Pentru simplificarea schemei nu au fost reprezentate semnalele de ceas și reset prezente la intrarea tuturor registrelor.

- Modelul Verilog asociat multiplicatorului:

```
module mult (ready, rez, ck, reset, start, a, b);
```

```
output ready;
output [15:0] rez;
input ck;
input reset;
input start;
input [7:0] a, b;
```

```
//stăriile automatului
parameter INIT = 0;
```



```

                                if (ld_rez) rez <= acc;
reg ready;
always @(posedge ck or negedge reset) if (~reset) ready <= 0; else
                                if (ld_rez) ready <= 1; else
                                    ready <= 0;

//descrierea căii de control
//registru de stare
reg[2:0] state;

//modelarea tranzițiilor
always @(posedge ck or negedge reset)
    if (~reset) //reset asincron
        state <= INIT;
    else
        case (state)
            INIT:
                if (start)
                    state <= SET_UP;
            SET_UP:
                state <= DEC;
            DEC:
                if (bzero)
                    state <= READY;
                else
                    state <= ADD;
            ADD:
                if (bzero)
                    state <= READY;
                else
                    state <= DEC;
            READY:
                if (start)
                    state <= SET_UP;
            default:
                state <= INIT;
        endcase

//modelarea ieșirilor automatului
assign ld_rez    = (state == READY);
assign ld_op     = (state == SET_UP);
assign dec_b     = (state == DEC);
assign ld_acc    = (state == ADD);
endmodule

```

Schema la nivel RTL rezultată în urma sintezei cu *Leonardo* este prezentă în figura 5.8.

### Observații

- Delimitarea în "cale de control" și "cale de date" nu a fost făcută la nivel structural ci






Figura 5.8: Multiplicatorul sintetizat cu *Leonardo*.

”dataflow”. Din acest motiv, după sinteză nu există o graniță netă între cele două blocuri. Totuși, la o analiză atentă a schemei se poate pune în evidență apartenența fiecărui circuit la calea de date sau de control.

- Exemplul prezentat în continuare dovedește că nu totdeauna un sistem se descrie cel mai simplu sub forma unui automat, pornind de la graful de tranziții sau organigrama acestuia.

## 5.4 Circuite formatoare de impulsuri

Automatul prezentat este un circuit care trebuie să genereze un număr par de impulsuri. Se cere proiectarea unui sistem secvențial cu o intrare și o ieșire. Intrarea este generată de un sistem sincron și este activă în starea ”1” un număr oarecare  $N_i$  de perioade de ceas. Ieșirea

este totdeauna activă un număr par  $N_o$  de perioade de ceas, astfel:

- dacă  $N_i$  este par atunci  $N_o = N_i$
- dacă  $N_i$  este impar atunci  $N_o = N_i + 1$

Pentru exemplificare, figura 5.9 prezintă descrierea sistemului prin forme de undă:




Figura 5.9: Formele de undă pentru generatorul de impulsuri.

Graful de tranziții al unui automat Mealy imediat este prezentat în figura 5.10.




Figura 5.10: Graful de tranziție al automatului.

Se observă că automatul are numai două stări între care comută. Din acest motiv se sugerează generarea unui semnal intermediar (*toggle*) care să comande comutarea stării automatului.

Semnalul *toggle* comută în starea complementară dacă  $In = 1$ , altfel *toggle* este în starea 0. Ieșirea *Out* este obținută printr-o poartă SAU între *In* și *toggle*. Figura 5.11 prezintă forma de undă corespunzătoare semnalului *toggle*.




Figura 5.11: Formele de undă pentru generatorul de impulsuri și bistabilul toggle

- Codul Verilog care descrie sistemul:

```

reg      toggle;
assign   Out = In | toggle;

always @(posedge Ck)
    toggle <= In & ~toggle;

```

Schema rezultată după sinteza cu *Leonardo* este cea din figura 5.12.




Figura 5.12: Generatorul de impulsuri sintetizat cu *Leonardo*.

- Dacă se dorește ieșirea Out direct din registru, atunci codul trebuie modificat astfel:

```

reg      toggle;
reg      Out;

always @(posedge Ck)
begin
    toggle <= In & ~toggle;
    Out <= In | toggle;
end

```

În acest caz, schema rezultată după sinteza cu *Leonardo* este cea din figura 5.13. Ieșirea Out va fi întârziată cu un tact față de cea precedentă, dar hazardul combinațional va fi eliminat.




Figura 5.13: Generatorul de impulsuri cu ieșire din registru sintetizat cu *Leonardo*.

**Observații:**

- Deși schemele rezultate (fig 5.12,5.13) prezintă structura unor automate, modelul Verilog nu este similar celui propus pentru descrierea automatelor în general.
- Pentru automate cu puține stări, este uneori preferată scrierea modelului rezultat din transcrierea în HDL a ecuațiilor de tranziție a ieșirilor.

## 5.5 Simularea automatelor.

1. Verificați existența directorului *C:\Home* și a dreptului de scriere în acesta. Copiați fișierele Verilog (fișiere cu extensia ".v") din directorul *\asd\_hdl\exemple\l5* în directorul *C:\home*. Acest director va fi director de proiect în *ModelSim*. Lansați în execuție *ModelSim*.
2. Simulați automatele Mealy și Moore. Pentru simulare folosiți un modul de testbench, precum și un modulul de test aferent automatelor. În modulul de test instanțiați atât automatul Mealy cât și automatul tip Moore. Schema modulului de test este prezentată în figura 5.14.  
Descrierile automatelor se găsesc în fișierele **mealy.v** și **moore.v**. Descrierile generatorului de vectori de test și a modulului de test se găsesc în fișierele **auto\_tb.v** și **auto\_test.v**.




Figura 5.14: Structura modulului *test* pentru automate.

3. Îmbunătățiți modelele de automate prezentate anterior pentru ca acestea să semnaleze pe ieșire dacă pe intrare s-au primit 4 sau mai multe tacte de ceas succesive semnal în starea logică "1".
4. Simulați circuitul multiplicator. Pentru simulare folosiți modelul de multiplicator din fișierul **mult.v**, modelul de generator de vectori de test din fișierul **mult\_tb.v** și modulul de test din fișierul **mult\_test.v**.

5. Modificați automatul de control al multiplicatorului din automat de tip Moore în automat de tip Mealy.

## 5.6 Exerciții

1. Proiectați un circuit care numără aparițiile unui anumit pattern la intrare.

```

module(seg1, seg2, ov, reset, clk, data);
input reset;           //semnal de reset sincron activ High
input clk;             //semnal de ceas activ pe frontul crescător
input data;           //un bit de date de intrare
output [6:0] seg1, seg2; //două ieșiri de câte 7 biți corespunzătoare a
                        //două afișoare 7 segmente pentru două cifre zecimale
output ov;            //semnalizarea depășirii 99-00
reg [6:0] seg1, seg2;

//Inserați modelul Verilog aici

endmodule

```

Descrierea sistemului este:

- Recunoaște patternul 11100.
- Contorizează numărul de apariții ale patternului în timp.
- La apariția unui pattern, se actualizează numărul afișat, așa ca în figura 5.15.




Figura 5.15: Actualizarea numărului de apariții ale patternului.

- Pentru afișarea numărului se utilizează două afișoare cu câte șapte segmente.
- La depășirea numărului de 99 de apariții ale patternului se activează semnalul *ov* (overflow - depășire).
- După reset, numărătorul reîncepe de la zero. Dacă a fost recunoscută doar o parte de pattern, ea este ignorată.
- Înainte de primul reset circuitul are un comportament imprevizibil.

**Indicație:** Țineți cont că la ieșirea unui bistabil D este valoarea aflată la intrarea acestuia cu un tact în urmă. Prin întârzierea datei de intrare printr-o succesiune de bistabile D se poate avea acces la un moment dat la valorile intrării la momente de timp anterioare.

2. Modelați în Verilog un automat numărător în cod Gray pe 3 biți.
3. Modelați un sumator serial pe 8 biți.
4. Puneți în evidența prin simulare diferențele de comportament din următoarele modele și explicați motivele diferențelor:

<pre>always(a or b) begin     b &lt;= a;     c &lt;= b; end</pre>	<pre>always(a or b) begin     b = a;     c = b; end</pre>
---	---

5. Scrieți codul HDL care modelează un filtru digital cu următoarea caracteristică de transfer:

$$y_0 \leq c(0) \cdot x(0) + c(1) \cdot x(1) + c(2) \cdot x(2) \quad ;$$

Folosiți  $c(0) = -4$ ,  $c(1) = +5$ ,  $c(2) = -3$ , dar scrieți codul în așa fel încât coeficienții să poată fi ușor modificați. Simulați, testați și sintetizați modelul.

6. Completați următoarele fragmente de cod și sintetizați-le:

```
always @(posedge ck) begin
    #0 phase <= 0;
    #10 phase <= 1;
end

always @(posedge ck) begin
    case (phase)
        0:      phase <= 1;
        default: phase <= 0;
    endcase
end
```

Care sunt mesajele de eroare? Explicați rezultatele obținute în urma sintezei.

# Lucrarea 6

## Modelarea și testarea registrelor

Această lucrare prezintă modul de realizare a diferitelor modele de registre, precum și modalități de testare a acestora.

### 6.1 Scopul lucrării

- Construcția unui model de registru paralel.
- Construcția unui model de registru serie.
- Construcția unui model de LFSR (Linear feed-back shift register).
- Construcția unui model de registru care implementează algoritmul CRC32.
- Realizarea unui mediu de simulare cu stimuli aleatori și detector de erori.

## 6.2 Registrul paralel

Schema bloc a unui registru de deplasare, cu încărcare și ieșire paralele, este prezentată în figura 6.1.




Figura 6.1: Schema bloc a unui registru de deplasare.

Registrul funcționează astfel:

- Dacă semnalul de încărcare (Load - LD) este activ, atunci datele de intrare (DI) sunt stocate în registru.
- Dacă semnalul de deplasare (Shift - SH) este activ, atunci cuvântul memorat de registru este deplasat spre stânga cu un bit.

Tabelul 6.1 prezintă acțiunile registrului: Descrierea Verilog a unui astfel de registru este prezen-

<i>LD</i>	<i>SH</i>	<i>CK</i>	<i>Q</i>	<i>Semnificație</i>
1	X	$\uparrow$	Di	Încărcare
0	1	$\uparrow$	$Q \ll 1$	Deplasare stânga
0	0	X	Q	Păstrează starea

Tabelul 6.1: Tabelul de adevăr al registrului de deplasare.

tată în continuare:

```

module paralel_reg (CLK, LD, SH, DI, DO);
input          CK;
input          LD;
input          SH;
input  [3:0]   DI;
output [3:0]   DO;
reg  [3:0]     DO;

always @(posedge CK)
  if (LD)
    DO <= DI;
  else

```