Dan NICULA
ELECTRONIC
˘
A DIGITAL
˘
A
Carte de ˆınat¸˘atur˘a 2.0
Editura Universit˘at¸ii TRANSILVANIA din Bra¸sov
ISBN 978-606-19-0563-8
2015
Lect¸ia 15
Analiza circuitelor logice secvent¸iale
15.1 Not¸iuni teoretice
Analiza circuitelor logice secvent¸iale const˘a ˆın determinarea comportamentului automatului pe baza structurii acestuia
(port¸i ¸si bistabile). Comportamentul circuitului logic secvent¸ial poate descris sub form˘a de organigram˘a sau graf de
tranzit¸ii.
Pentru analiza unui circuit secvent¸ial, se recomand˘a parcurgerea urm˘atoarelor etape:
Circuitul este un automat dac˘a ˆın structura sa apar bistabile ¸si bucle ˆıntre ie¸sirile ¸si intr˘arile acestora.
Se determin˘a caracteristicile automatului:
Num˘arul de intr˘ari se determin˘a prin observarea intr˘arilor primare (din exteriorul circuitului).
Num˘arul de ie¸siri se determin˘a prin observarea ie¸sirilor. Ie¸sirile pot direct din registru (un bit de stare
este transmis la ie¸sire) sau prin intermediul unui circuit combinat¸ional (aand intr˘arile provenite de la
ie¸sirile bistabilelor ¸si opt¸ional de la intr˘arile primare).
Determinarea tipului automatului se face prin observarea modului ˆın care se genereaz˘a ie¸sirile.
Dac˘a exist˘a o cale combinat¸ional˘a ˆıntre o intrare ¸si o ie¸sire, atunci automatul este de tip Mealy.
Dac˘a toate ie¸sirile depind exclusiv de stare (ie¸sirile bistabilelor) atunci automatul este de tip Moore.
Num˘arul de bit¸i care codific˘a st˘arile este egal cu num˘arul de bistabile prezente ˆın schem˘a.
Num˘arul maxim de st˘ari este egal cu 2
numarul de biti de cod
.
Cu informat¸iile deduse, se poate defini schema bloc a automatului ca fiind una similar˘a cu structurile de automate
prezentate ˆın figurile 14.1 ¸si 14.2.
Se deduc din circuit ecuat¸iile st˘arii viitoare ¸si ale ie¸sirilor ˆın funct¸ie de starea prezent˘a ¸si intr˘ari.
Se completeaz˘a tabelul de tranzit¸ii, pe baza caracteristicilor acestuia (num˘ar de intr˘ari, num˘ar de ie¸siri, num˘ar
de bit¸i pentru codificarea st˘arii) ¸si a ecuat¸iilor st˘arii viitoare ¸si ale ie¸sirilor ˆın funct¸ie de starea prezena ¸si intr˘ari.
ˆ
In partea stˆang˘a se completeaz˘a coloanele asociate intr˘arilor ¸si st˘arii prezente.
ˆ
In partea dreapt˘a se completeaz˘a
coloanele asociate st˘arii viitoare ¸si ie¸sirilor. Num˘arul de anduri din tabel este egal cu 2
numarul de biti de cod
×
2
numarul de intrari
.
De exemplu, ˆın cazul unui automat cu 4 st˘ari (2 bit¸i de cod) ¸si 2 intr˘ari tabelul va avea 2
2
× 2
2
= 16 anduri.
Coloanele asociate st˘arii prezente se completeaz˘a cu codurile fiec˘arei st˘ari posibile pe ate 2
numarul de intrari
anduri (pe fiecare and ate o combinat¸ie de intrare).
Coloanele asociate st˘arii viitoare ¸si cele aso ciate ie¸sirilor se completeaz˘a pe baza ecuat¸iilor logice ale acestora.
Pentru fiecare and, se particularizeaz˘a ecuat¸iile cu valorilor curente ale intr˘arilor ¸si st˘arii prezente de pe acel
and.
Liniile din tabel care au aceea¸si stare prezent˘a ¸si aceea¸si stare viitoare pot contopite ˆıntr-o singur˘a linie.
Condit¸ia acestei linii va cont¸ine valoarea indiferena pentru intrarea diferit˘a p entru cele dou˘a linii originale.
192 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
Cu datele centralizate ˆın tabelul de tranzit¸ii se construie¸ste graful de tranzit¸ii ce descrie comportamentul au-
tomatului. Nodurile grafului semnific˘a st˘arile automatului. ang˘a noduri se marcheaz˘a numele ¸si codul st˘arilor.
La automatele Moore, ˆın noduri apar ¸si numele ie¸sirilor active ˆın respectivele st˘ari.
Fiecare and din tabel descrie un arc. Arcul pleac˘a de pe nodul aso ciat st˘arii prezente ¸si ajunge pe nodul st˘arii
viitoare. Pe arc este ˆınscris˘a condit¸ia de comutare (valorile intr˘arilor care determin˘a tranzit¸ia). La automatele
Mealy, pe arce apar ¸si numele ie¸sirilor active (fiind determinate atˆat de starea prezena at ¸si de condit¸ia de
comutare dintr-o stare ˆın alta).
Organigrama automatului se poate deduce fie din tabelul de tranzit¸ii, fie din graful de tranzit¸ii. Fiecare nod al
grafului este asociat cu un simbol de stare din organigram˘a. Arcele multiple care pleac˘a de pe un nod genereaz˘a
un simbol de decizie ˆın organigram˘a.
15.2 Pentru cei ce vor doar a promoveze examenul
1. Analizat¸i circuitele logice secvent¸iale prezentate ˆın figura 15.1.
a)
b) c)
Figura 15.1 Automatele de analizat propuse la problema 1.
Solut¸ie
a) Circuitul cont¸ine dou˘a bistabile D ¸si port¸i logice. Automatul are o intrare E ¸si o ie¸sire Out. Ie¸sirea depinde
exclusiv de stare. Semnalele ce codific˘a starea prezent˘a se obt¸in de la ie¸sirile bistabilelor. Deci, este un automat
de tip Moore.
Deoarece exist˘a dou˘a bistabile ˆın schem˘a, ˆınseamn˘a a automatul are st˘arile codificate cu 2 bit¸i. Deci, automatul
are maximum 2
2
= 4 st˘ari. Starea prezena este determinat˘a de valorile logice ale ie¸sirilor bistabilelor. Bit¸ii de
cod ai st˘arii prezente sunt Q
1
¸si Q
0
. Intr˘arile bistabilelor reprezina bit¸ii st˘arii viitoare (D
1
¸si D
0
).
Schema bloc a automatului este prezentat˘a ˆın figura 15.2.
Ecuat¸iile st˘arii viitoare se deduc din circuit, ˆın funct¸ie de starea prezent˘a ¸si intr˘ari:
15.2. Pentru cei ce vor doar a promoveze examenul 193
Figura 15.2 Schema bloc a automatului analizat la problema 1-a).
D
1
(E, Q
1
, Q
0
) = E · Q
1
· Q
0
+ E · Q
1
· Q
0
D
0
(E, Q
1
, Q
0
) = E · Q
1
· Q
0
+ E · Q
1
· Q
0
Ecuat¸ia ie¸sirii se deduce din circuit, ˆın funct¸ie de starea prezent˘a:
Out(Q
1
, Q
0
) = Q
1
· Q
0
Cu ajutorul ecuat¸iilor deduse, se completeaz˘a tabelul de tranzit¸ii:
Intrare Stare prezena Stare viitoare Ie¸sire
E Q
1
Q
0
D
1
D
0
Out
0 0 0 0 0 1
1 0 0 0 1 1
0 0 1 0 1 0
1 0 1 1 0 0
0 1 0 1 0 0
1 1 0 0 0 0
0 1 1 0 0 0
1 1 1 0 0 0
Cu datele centralizate ˆın tabelul de tranzit¸ii se construie¸ste graful de tranzit¸ii ce descrie comportamentul au-
tomatului. Graful de tranzit¸ii al automatului analizat este prezentat ˆın figura 15.3.
Figura 15.3 Graful de tranzit¸ii al automatului analizat la problema 1-a).
Studiind graful de tranzit¸ii se poate deduce rolul automatului. Automatul cicleaz˘a ˆıntre 3 st˘ari dac˘a E = 1 (E =
Engl. ”Enable”, validare). Dac˘a E = 0 automatul ˆı¸si astreaz˘a starea. Ie¸sirea semnaleaz˘a aparit¸ia st˘arii 00.
ˆ
In
194 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
cazul aparit¸iei st˘arii absente din ciclu (11) automatul revine necondit¸ionat, ˆın urm˘atorul ciclu de ceas, ˆın starea
00 ¸si se reia ciclul de 3 st˘ari.
c) Multiplexorul este un circuit logic combinat¸ional care selecteaz˘a una din intr˘arile de date (I
1
sau I
0
) pe baza
intr˘arii de select¸ie S. Ecuat¸ia multiplexorului este Y = S · I
0
+ S · I
1
.
Ca o consecint¸˘a, ecuat¸iile st˘arii viitoare sunt:
D
1
= Sens · Q
0
+ Sens · Q
0
,
D
0
= Sens · Q
1
+ Sens · Q
1
.
Automatul implementeaz˘a un num˘ar˘ator ˆın cod Gray reversibil (intrarea Sens determin˘a direct¸ia de num˘arare).
Graful de tranzit¸ii este prezentat ˆın figura 15.4.
Figura 15.4 Graful de tranzit¸ii al automatului analizat la problema 1-c).
15.3 Pentru cei ce vor a ˆınvet¸e
1. Analizat¸i circuitul logic secvent¸ial prezentat ˆın figura 15.5.
Figura 15.5 Automatul de analizat propus la problema 1.
Solut¸ie
Circuitul const˘a din dou˘a bistabile D ¸si port¸i logice. Se observ˘a a exist˘a ai combinat¸ionale ˆıntre ie¸sirile
bistabilelor ¸si intr˘arile acestora. Deci, circuitul este un automat secvent¸ial sincron (toate bistabilele comut˘a pe
acela¸si semnal de ceas, provenit de la o intrare primar˘a).
15.3. Pentru cei ce vor a ˆınvet¸e 195
Automatul are dou˘a intr˘ari (A ¸si B) ¸si dou˘a ie¸siri (Y ¸si Z). Ie¸sirile depind exclusiv de stare (ie¸sirile bistabilelor).
Deci, este un automat de tip Moore.
Deoarece exist˘a dou˘a bistabile ˆın schem˘a, ˆınseamn˘a a automatul are st˘arile codificate cu 2 bit¸i. Deci, automatul
are maximum 2
2
= 4 st˘ari. Starea prezent˘a este determinat˘a de valorile logice ale ie¸sirilor bistabilelor. Bit¸i de
cod ai st˘arii prezente sunt Q
1
¸si Q
0
.
Intr˘arile bistabilelor reprezint˘a bit¸ii st˘arii viitoare (D
1
¸si D
0
).
Schema bloc a automatului este prezentat˘a ˆın figura 15.6.
Figura 15.6 Schema bloc a automatului analizat la problema 1.
Ecuat¸iile st˘arii viitoare se deduc din circuit ˆın funct¸ie de starea prezent˘a ¸si intr˘ari:
D
1
(A, B, Q
1
, Q
0
) = A · Q
1
· Q
0
+ A · Q
1
· Q
0
+ A · B · Q
1
¸si
D
0
(A, B, Q
1
, Q
0
) = B · Q
1
+ A · Q
1
· Q
0
+ A · Q
1
· Q
0
+ A · Q
1
· Q
0
Ecuat¸iile ie¸sirilor se deduc din circuit ˆın funct¸ie de starea prezent˘a:
Y (Q
1
, Q
0
) = Q
1
¸si
Z(Q
1
, Q
0
) = Q
1
+ Q
0
Se completeaz˘a tabelul de tranzit¸ii ˆın urm˘atoarea succesiune.
(a) Se realizeaz˘a capul de tabel. De la stˆanga la dreapta apar intr˘arile (A ¸si B), numele ¸si codul st˘arii prezente
(Q
1
¸si Q
0
), numele ¸si codul st˘arii viitoare (D
1
¸si D
0
), numele ie¸sirilor (Y ¸si Z).
(b) Num˘arul de anduri ale tabelului este egal cu 2
numarul de intrar i +numarul de biti de cod
.
ˆ
In acest caz vor
2
2+2
= 2
4
= 16 anduri. Se completeaz˘a cele 16 anduri cu coloanele asociate intr˘arilor ¸si st˘arii prezente.
Se recomand˘a urm˘atoarea ordine a codurilor: toate variantele de intr˘ari (00, 01, 10, 11) asociate cu fiecare
cod de stare (00, 01, 10, 11). Se asociaz˘a nume generice p entru cele 4 st˘ari (de exemplu: S
0
= 00, S
1
= 01,
S
2
= 10, S
3
= 11).
(c) Tabelul de tranzit¸ii completat part¸ial este prezentat ˆın continuare. Se remarc˘a faptul a an˘a aici tabelul
depinde doar de caracteristicile acestuia (num˘ar de intr˘ari, num˘ar de ie¸siri, num˘ar de bistabile) ¸si este
independent de port¸ile logice ¸si conexiunile din circuitul analizat.
196 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
Intr˘ari Stare prezena Stare viitoare Ie¸siri
A B nume Q
1
Q
0
nume D
1
D
0
Y Z
0 0 0 0
0 1 S
0
0 0
1 0 0 0
1 1 0 0
0 0 0 1
0 1 S
1
0 1
1 0 0 1
1 1 0 1
0 0 1 0
0 1 S
2
1 0
1 0 1 0
1 1 1 0
0 0 1 1
0 1 S
3
1 1
1 0 1 1
1 1 1 1
(d) Pe baza ecuat¸iilor st˘arii viitoare D
1
(A, B, Q
1
, Q
0
), D
0
(A, B, Q
1
, Q
0
), ¸si ale ie¸sirilor Y (Q
1
, Q
0
), Z(Q
1
, Q
0
) se
completeaz˘a coloanele corespunz˘atoare acestora. Tabelul final este prezentat ˆın continuare.
Linie Intr˘ari Stare prezent˘a Stare viitoare Ie¸siri
A B nume Q
1
Q
0
nume D
1
D
0
Y Z
0 0 0 0 0 S
1
0 1 0 0
1 0 1 S
0
0 0 S
1
0 1 0 0
2 1 0 0 0 S
0
0 0 0 0
3 1 1 0 0 S
0
0 0 0 0
4 0 0 0 1 S
2
1 0 0 1
5 0 1 S
1
0 1 S
2
1 0 0 1
6 1 0 0 1 S
1
0 1 0 1
7 1 1 0 1 S
1
0 1 0 1
8 0 0 1 0 S
3
1 1 1 1
9 0 1 S
2
1 0 S
2
1 0 1 1
10 1 0 1 0 S
3
1 1 1 1
11 1 1 1 0 S
0
0 0 1 1
12 0 0 1 1 S
1
0 1 1 1
13 0 1 S
3
1 1 S
1
0 1 1 1
14 1 0 1 1 S
3
1 1 1 1
15 1 1 1 1 S
0
0 0 1 1
(e) Cu datele centralizate ˆın tabelul de tranzit¸ii se construie¸ste graful de tranzit¸ii ce descrie comp ortamentul
automatului. Nodurile grafului semnific˘a st˘arile automatului. Deci vor exista 4 noduri, asociate celor 4
st˘ari.
ˆ
In noduri se marcheaz˘a numele (sau codul) st˘arilor. Fiind un automat Moore, ˆın noduri apar ¸si
numele ie¸sirilor active ˆın respectivele st˘ari.
Fiecare and din tabel descrie un arc. Arcul pleac˘a de pe nodul asociat st˘arii prezente ¸si ajunge p e
nodul st˘arii viitoare. Pe arc este ˆınscris˘a condit¸ia de comutare (valorile intr˘arilor A ¸si B care determin˘a
tranzit¸ia). Graful de tranzit¸ii al automatului analizat este prezentat ˆın figura 15.7-a).
ˆ
In noduri apar, ˆın
ordine, Q
1
Q
0
/Y Z iar pe arce apar AB.
(f) Se remarc˘a faptul a pe graf apar arce echivalente (aceea¸si surs˘a ¸si aceea¸si destinat¸ie). Acestea se pot
contopi ˆıntr-un singur arc, avˆand o condit¸ie de comutare determinat˘a cu o funct¸ie OR a condit¸iilor celor
dou˘a arce init¸iale.
Aceast˘a observat¸ie se putea face ¸si pe tabelul de tranzit¸ii (linii cu acee¸si stare prezent˘a ¸si aceea¸si stare
viitoare, diferent¸a fiind doar la condit¸ii).
Tabelul de tranzit¸ii poate scris sub o form˘a condensat˘a prin contopirea liniilor 0 ¸si 1, 2 ¸si 3, 4 ¸si 5, 6 ¸si
7, 8 ¸si 9, 12 ¸si 13. Cu a fost marcat˘a o valoare indiferent˘a a intr˘arii.
15.3. Pentru cei ce vor a ˆınvet¸e 197
a) b)
Figura 15.7 Graful de tranzit¸ii al automatului analizat la problema 1 (a -integral, b - simplificat).
Intr˘ari Stare prezena Stare viitoare Ie¸siri
A B nume Q
1
Q
0
nume D
1
D
0
Y Z
0 - S
1
0 0 S
1
0 1 0 0
1 - 0 0 S
0
0 0 0 0
0 - S
1
0 1 S
2
1 0 0 1
1 - 0 1 S
1
0 1 0 1
- 0 S
2
1 0 S
3
1 1 1 1
0 1 1 0 S
2
1 0 1 1
1 1 1 0 S
0
0 0 1 1
0 - S
3
1 1 S
1
0 1 1 1
1 0 1 1 S
3
1 1 1 1
1 1 1 1 S
0
0 0 1 1
Graful de tranzit¸ii simplificat (cu condit¸ii pe baz˘a de intr˘ari indiferente) este prezentat ˆın figura 15.7-b).
(g) Organigrama automatului (prezentat˘a ˆın figura 15.8) se poate deduce fie din tabelul de tranzit¸ii, fie din
graful de tranzit¸ii (figura 15.7-b). Fiecare nod al grafului este aso ciat cu un simbol de stare din organigram˘a.
Arcele multiple care pleac˘a de pe un nod genereaz˘a un simbol de decizie ˆın organigram˘a.
Figura 15.8 Organigrama automatului analizat la problema 1.
(h) Starea init¸ial˘a a automatului (determinat˘a de resetarea asincron˘a) este marcat˘a pe graful de tranzit¸ii ¸si pe
198 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
organigram˘a cu o ageat˘a ce intr˘a ˆın nodul sau simbolul de stare asociate acesteia.
2. Analizat¸i automatul prezentat ˆın figura 15.9-a). Ce funct¸ie ˆındepline¸ste?
Analizat¸i automatul prezentat ˆın figura 15.9-b) Care este diferent¸a de comportament fat¸˘a de automatul din
figura 15.9-a)?
a)
b)
Figura 15.9 Automatele propuse a analizate la problema 2.
Solut¸ie
a) Automatul are ˆın structur˘a dou˘a bistabile T. Tabelul de tranzit¸ii este prezentat ˆın continuare iar graful de
tranzit¸ii este prezentat ˆın figura 15.10. Coloanele asociate intr˘arilor T
1
¸si T
0
se completeaz˘a pe baza ecuat¸iilor
deduse din circuit. Ecuat¸iile st˘arii viitoare, Q
+
1
¸si Q
+
0
se completeaz˘a t¸inˆand cont de funct¸ionarea bistabilelor T
ˆın cazul and se afl˘a ˆın starea Q ¸si primesc stimulul T .
15.3. Pentru cei ce vor a ˆınvet¸e 199
Intrare Stare prezena Stimuli T Stare viitoare
E Q
1
Q
0
T
1
T
0
Q
+
1
Q
+
0
0 0 0 0 0 0 0
1 0 0 0 1 0 1
0 0 1 0 0 0 1
1 0 1 1 1 1 0
0 1 0 0 0 1 0
1 1 0 1 0 0 0
0 1 1 1 1 0 0
1 1 1 1 1 0 0
a)
Figura 15.10 Graful de tranzit¸ii al automatului analizat la problema 2. Se observ˘a tranzit¸ia necondit¸ionat˘a din starea 11 ˆın
starea 00 ¸si ciclul de 3 st˘ari 00, 01, 10, 00, ...
Graful de tranzit¸ii prezint˘a un num˘ar˘ator modulo 3 cu validare. Dac˘a E = 0, automatul ˆı¸si astreaz˘a starea.
Dac˘a E = 1, automatul cicleaz˘a cu o perioad˘a de 3 st˘ari 00, 01, 10, 00, ....
b) Automatul de la punctul a) tranziteaz˘a necondit¸ionat din starea 11 ˆın starea 00 (aflat˘a ˆın ciclul de num˘arare).
Automatul de la punctul b) tranziteaz˘a din starea 11 ˆın starea 00 cu condit¸ia E = 1. Dac˘a E = 0, automatul
ˆı¸si astreaz˘a starea 11. Cu alte cuvinte, intrarea de validare E ˆı¸si face efectul ¸si asupra st˘arii de blocare 11.
3. Analizat¸i automatele prezentate ˆın figurile 15.11. Prezentat¸i tabelele de tranzit¸ii, grafurile de tranzit¸ii ¸si organ-
igramele. Prezentat¸i succesiunea st˘arilor ˆın cazul unor date constante aplicate pe intr˘ari. Prezentat¸i diagramele
temporale ale st˘arilor ¸si ale ie¸sirilor, ˆın cazul unor scenarii ale intr˘arilor.
4. Analizat¸i circuitele secvent¸iale prezentate ˆın figurile 15.12 ¸si 15.13. Prezentat¸i tab elele de tranzit¸ii ¸si grafurile
de tranzit¸ii. Prezentat¸i succesiunea st˘arilor ˆın cazul unor date constante aplicate pe intr˘ari.
Pentru automatele din figurile 15.13-f,g,h a se determine succesiunea st˘arilor ¸si a ie¸sirilor dac˘a pe intrarea A se
primesc secvent¸ial valorile 000111010101000110011001010.
Solut¸ie
a) Automatul are dou˘a intr˘ari X
1
¸si X
2
¸si o ie¸sire Z dependent˘a exclusiv de stare. Automatul Moore are un
singur bit de stare (denumit Q), deci poate avea maxim dou˘a st˘ari. Ecuat¸ia intr˘arii bistabilului D este:
D = X
1
· X
2
· Q + X
2
· Q
Tabelul de stare va cont¸ine dou˘a st˘ari (Q = 0 ¸si Q = 1) fiecare asociate cu 4 combinat¸ii ale intr˘arilor.
200 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
a) b)
c) d)
Figura 15.11 Automate referite la problema 3.
X
1
X
2
Q D Z = Q
0 0 0 0 0
0 1 0 1 0
1 0 0 0 0
1 1 0 0 0
0 0 1 0 1
0 1 1 1 1
1 0 1 0 1
1 1 1 1 1
Graful de tranzit¸ii este de tip Mo ore, avˆand dou˘a noduri ¸si marcarea pe arce a combinat¸iilor intr˘arilor (figura
15.14).
5. Circuitul prezentat ˆın figura 15.15 este un num˘ar˘ator reversibil.
a) Deducet¸i expresiile intr˘arilor T ale bistabilelor pentru cazul num˘ar˘arii ˆın sens cresc˘ator ¸si pentru cazul
num˘ar˘arii ˆın sens descresc˘ator.
b) Ce se ˆıntˆampl˘a dac˘a ambele intr˘ari U P ¸si DOW N sunt egale cu 0?
c) Ce se ˆıntˆampl˘a dac˘a ambele intr˘ari U P ¸si DOW N sunt egale cu 1?
d) De ce acest circuit este considerat sincron ¸si nu asincron?
e) Care este num˘arul de st˘ari ale num˘ar˘atorului?
f) Modificat¸i circuitul astfel ˆıncˆat dac˘a UP = DOW N = 1 num˘ar˘atorul a ˆı¸si astreze starea curent˘a.
Solut¸ie
a) Expresiile intr˘arilor T ale bistabilelor sunt:
T
0
= UP + UP · DOW N
T
1
= Q
0
· UP + Q
0
· UP · DOW N
T
2
= Q
1
· Q
0
· UP + Q
1
· Q
0
· UP · DOW N
T
3
= Q
2
· Q
1
· Q
0
· UP + Q
2
· Q
1
· Q
0
· UP · DOW N
Conform acestor expresii, ˆın cazul num˘ar˘arii ˆın sens cresc˘ator (UP = 1; DOW N = 0):
T
0
= 1
T
1
= Q
0
T
2
= Q
1
· Q
0
15.3. Pentru cei ce vor a ˆınvet¸e 201
a)
b) c)
d) e)
Figura 15.12 Circuite secvent¸iale de analizat la problema 4.
T
3
= Q
2
· Q
1
· Q
0
iar ˆın cazul num˘ar˘arii ˆın sens descresc˘ator (UP = 0; DOW N = 1):
T
0
= 1
T
1
= Q
0
T
2
= Q
1
· Q
0
T
3
= Q
2
· Q
1
· Q
0
b) Dac˘a ambele intr˘ari U P ¸si DOW N sunt egale cu 0, expresiile intr˘arilor bistabilelor vor fi:
T
0
= 0
T
1
= 0
T
2
= 0
T
3
= 0
deci, num˘ar˘atorul nu ˆı¸si schima starea (ˆı¸si astreaz˘a starea curena).
c) Dac˘a ambele intr˘ari U P ¸si DOW N sunt egale cu 1, expresiile intr˘arilor bistabilelor vor fi:
T
0
= 1
T
1
= Q
0
T
2
= Q
1
· Q
0
202 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
f) g)
h) i)
Figura 15.13 Circuite secvent¸iale de analizat la problema 4.
Figura 15.14 Graful de tranzit¸ii pentru automatul de la problema 4-a.
T
3
= Q
2
· Q
1
· Q
0
deci, num˘ar˘atorul num˘ar˘a ˆın sens cresc˘ator.
d) Acest circuit este considerat sincron deoarece toate elementele bistabilele care intr˘a ˆın component¸a acestuia
comut˘a la momentele de timp determinate de acela¸si semnal de ceas.
e)
ˆ
Intrucˆat num˘ar˘atorul cont¸ine 4 bistabile, num˘arul de st˘ari ale acestuia este 2
4
= 16 st˘ari.
f) Pentru ca num˘ar˘atorul a ˆı¸si astreze starea curent˘a, ˆın cazul ˆın care ambele intr˘ari sunt egale cu 1 (U P =
DOW N = 1) trebuie modificate expresiile intr˘arilor T astfel:
T
0
= UP · DOW N + U P · DOW N
T
1
= Q
0
· UP · DOW N + Q
0
· UP · DOW N
T
2
= Q
1
· Q
0
· UP · DOW N + Q
1
· Q
0
· UP · DOW N
T
3
= Q
2
· Q
1
· Q
0
· UP · DOW N + Q
2
· Q
1
· Q
0
· UP · DOW N
Circuitul original este prezentat ˆın figur˘a 15.16-a, iar cel modificat este prezentat ˆın figur˘a 15.16-b.
6. Circuitul prezentat ˆın figura 15.17 a fost proiectat de atre altcineva. Determinat¸i graful de tranzit¸ii al auto-
15.3. Pentru cei ce vor a ˆınvet¸e 203
Figura 15.15 Circuitul de analizat la problema 5.
a) b)
Figura 15.16 a) Circuitul original, b) Circuitul modificat (num˘ar˘atorul ˆı¸si astreaz˘a starea dac˘a ambele intr˘ari sunt activate).
matului, cunoscˆand a st˘arile 000, 110 ¸si 111 nu sunt utilizate. Demonstrat¸i a, ˆın cazul aparit¸iei st˘arii 110,
circuitul se ˆıntoarce ˆıntr-o stare utilizat˘a dup˘a una sau dou˘a perioade de ceas.
Solut¸ie
Circuitul are o intrare X ¸si o ie¸sire Y . Automatul este de tip Mealy (ie¸sirea Y depinde atˆat de stare curena a
circuitului ABC at ¸si de intrarea X). Automatul are maxim 8 st˘ari deoarece are 3 bistabile de stare. Funct¸iile
logice ale intr˘arilor bistabilelor ¸si funct¸ia logic˘a a ie¸sirii Y sunt:
S
A
= X · B
R
A
= X · C
S
B
= X · A · B
R
B
= B · C + X · B
S
C
= X
R
C
= X
Y = X · A
Pe baza ecuat¸iilor logice ale intr˘arilor bistabilelor ¸si a ie¸sirii, se determin˘a tabelul de tranzit¸ii. Tabelul se
completeaz˘a ˆın succesiunea:
- se completeaz˘a coloana st˘arii curente cu toate cele 8 st˘ari posibile;
- se completeaz˘a coloana intr˘arii X cu ambele valori logice 0 ¸si 1 pentru fiecare stare curent˘a. Rezult˘a un tabel
cu 2 × 8 = 16 anduri;
- pe baza ecuat¸iilor, se completeaz˘a coloanele intr˘arilor bistabilelor:
S
A
, S
B
, S
C
(A, B, C, X) ¸si R
A
, R
B
, R
C
(A, B, C, X);
- pe baza ecuat¸iei, se completeaz˘a coloana ie¸sirii Y (A, B, C , X);
204 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
Figura 15.17 Circuitul secvent¸ial de analizat la problema 6.
- pentru fiecare and din tabel, pe baza st˘arii curente ¸si a stimulilor de intrare ai bistabilelor, se determin˘a starea
viitoare [A
+
depinde de (A, S
A
, R
A
), B
+
depinde de (B, S
B
, R
B
), C
+
depinde de (C, S
C
, R
C
)].
X A B C A
+
B
+
C
+
Y S
A
R
A
S
B
R
B
S
C
R
C
0 0 0 0 0 0 1 0 0 0 0 0 1 0
1 0 0 0 0 1 0 0 0 0 1 0 0 1
0 0 0 1 0 0 1 0 0 1 0 0 1 0
1 0 0 1 0 1 0 0 0 0 1 0 0 1
0 0 1 0 0 1 1 0 0 0 0 0 1 0
1 0 1 0 1 0 0 0 1 0 0 1 0 1
0 0 1 1 0 0 1 0 0 1 0 1 1 0
1 0 1 1 1 0 0 0 1 0 0 1 0 1
0 1 0 0 1 0 1 0 0 0 0 0 1 0
1 1 0 0 1 0 0 1 0 0 0 0 0 1
0 1 0 1 0 0 1 0 0 1 0 0 1 0
1 1 0 1 1 0 0 1 0 0 0 0 0 1
0 1 1 0 1 1 1 0 0 1 0 0 1 0
1 1 1 0 1 0 0 1 0 0 0 1 0 1
0 1 1 1 0 0 1 0 0 1 0 1 1 0
1 1 1 1 1 0 0 1 1 0 0 1 0 1
Pe baza tabelului de tranzit¸ii se determin˘a graful de tranzit¸ii prezentat ˆın figura 15.18.
Din graful de tranzit¸ii se observ˘a a ˆın st˘arile 000, 110, 111 se poate ajunge doar init¸ial. Odat˘a ar˘asite, aceste
st˘ari nu mai sunt atinse.
Din starea 000 se tranziteaz˘a la urm˘atorul tact ˆın una din st˘arile active: 001 dac˘a X = 0 sau 010 dac˘a X = 1.
Din starea 011 se tranziteaz˘a la urm˘atorul tact ˆın una din st˘arile active: 001 dac˘a X = 0 sau 100 dac˘a X = 1.
Din starea 110 se tranziteaz˘a la urm˘atorul tact ˆın una din st˘arile: 111 dac˘a X = 0 sau 100 dac˘a X = 1.
Rezult˘a a, ˆın cazul aparit¸iei st˘arii 110, se ajunge ˆıntr-un tact ˆın starea 100 dac˘a X = 1. Dac˘a X = 0 se
15.4. Pentru cei ce vor a devin˘a profesioni¸sti 205
Figura 15.18 Graful de tranzit¸ii al circuitul secvent¸ial de la problema 6.
tranziteaz˘a starea 111 pentru a ajunge ˆın 001 sau 100 ˆın urm˘atorul tact. Deci, sunt necesare maximum dou˘a
tacte pentru a reveni din starea 110 ˆıntr-o stare din ciclu, indiferent de valorile intr˘arii X.
7. Se consider˘a circuitul logic secvent¸ial prezentat ˆın figura 15.19. Determinat¸i funct¸iile logice ale bistabilelor JK.
Construit¸i tabelul de tranzit¸ii al automatului. Construit¸i graful de tranzit¸ii al automatului.
Figura 15.19 Circuitul secvent¸ial de analizat la problema 7.
15.4 Pentru cei ce vor a devin˘a profesioni¸sti
1. Analizat¸i circuitul secvent¸ial prezentatˆın figura 15.20 careˆınsumeaz˘a dou˘a numere recept¸ionate serial. Prezentat¸i
tabelul de stare, graful de tranzit¸ii ¸si organigrama. Explicat¸i modul de funct¸ionare. Prezentat¸i succesiunea de
intr˘ari ¸si ie¸siri ˆın cazul efectu˘arii adun˘arii numerelor 13 ¸si 25 (exprimate ˆın binar). Modificat¸i circuitul pentru
a delimita ˆın timp dou˘a numere binare succesive. Prezentat¸i succesiunea de intr˘ari ¸si ie¸siri ˆın cazul efectu˘arii
adun˘arii numerelor: 13 + 5 pe 5 bit¸i, 13 + 8 pe 8 bit¸i, 25 + 5 pe 6 bit¸i.
206 LECT¸ IA 15. Analiza circuitelor logice secvent¸iale
Figura 15.20 Circuitul secvent¸ial pentru ˆınsumarea numerelor recept¸ionate serial.
Solut¸ie
Circuitul prezina un automat de tip Mealy (ie¸sirea S depinde atˆat de starea prezent˘a Q at ¸si de intr˘arile A
¸si B). Circuitul combinat¸ional care determin˘a starea viitoare este implementat de un sumator complet de 1 bit
(C
i
= Q, C
o
= Q
+
). Bitul de stare viitoare este bitul de transport al sumatorului. Practic, dac˘a se adun˘a dou˘a
¸siruri de bit¸i, de la un bit la altul se propag˘a transportul. Circuitul ˆınsumeaz˘a dou˘a numere binare recept¸ionate
serial (ˆıncepˆand cu bitul cel mai put¸in semnificativ).
Tabelul de stare al automatului este:
A B C
i
= Q C
o
= Q
+
S
0 0 0 0 0
0 1 0 0 1
1 0 0 0 1
1 1 0 1 0
0 0 1 0 1
0 1 1 1 0
1 0 1 1 0
1 1 1 1 1
Graful de tranzit¸ii este prezentat ˆın figur˘a 15.21.
Figura 15.21 Graful de tranzit¸ii al circuitului de la problema 1, sumator secvent¸ial.
Funct¸ionarea circuitului este urm˘atoarea:
- pe intr˘arile A ¸si B sunt prezentat¸i secvent¸ial ate un bit apart¸inˆand operanzilor adun˘arii (cu cel mai put¸in
semnificativ bit primul);
- dup˘a ˆınsumarea a 2 bit¸i, transportul rezultat se memoreaz˘a ¸si devine transport de intrare pentru adunarea
bit¸ilor mai semnificativi.
Pentru a delimita ˆın timp dou˘a numere binare, trebuie ad˘augat un semnal suplimentar care a marchezeˆınceputul
secvent¸ei unor noi operanzi, pentru a nu propaga transportul de la operanzii anteriori. Acest semnal (denumit
”start”) este egal cu 1 pe durata primul (cel mai put¸in semnificativ) bit al operanzilor. Circuitul este ilustrat ˆın
figur˘a 15.22-a.
Dac˘a start = 1, ˆınseamn˘a a se ˆınsumeaz˘a bitul 0 al operanzilor, deci transportul de intrare trebuie a fie 0.
Dac˘a start = 0 transportul se propag˘a de la bitul anterior (mai put¸in semnificativ). Este necesar˘a o poart˘a
15.4. Pentru cei ce vor a devin˘a profesioni¸sti 207
a) b)
Figura 15.22 a) Sumatorul secvent¸ial cu delimitarea operatorilor, problema 1. b) Forme de und˘a la ˆınsumarea secvent¸ial˘a
13 + 5 = 18.
suplimentar˘a pe intrarea de transport a sumatorului complet:
C
i
= start · Q
ˆ
In cazul adun˘arii numerelor 13+5 pe 5 bit¸i, succesiunea de valori ale semnalelor este prezentat˘a ˆın figura 15.22-b.
Se obt¸ine rezultatul 18 pe ie¸sirea S, 10010|
2
, rezultat cu cel mai put¸in semnificativ bit primul.
2. a se studieze comportamentul automatului prezentat ˆın figura 15.23 (graf de tranzit¸ii, tabel de tranzit¸ii). a
se fac˘a un num˘ar minim de modific˘ari pentru ca automatul a se comporte ca un num˘arator cu o secvent¸˘a de
num˘arare de 5 st˘ari ¸si care a revin˘a ˆıntr-un singur tact ˆın secvent¸a de num˘arare ˆın cazul init¸ializ˘arii acestuia ˆın
alt˘a stare.
Figura 15.23 Automat pentru analizat, problema 2.