

```

if (SH)
    DO <= {DO[2:0],1'b0};

endmodule

```

Schema acestui registru, sintetizat cu *Leonardo* este prezentată în figura 6.2.




Figura 6.2: Schema după sinteza cu *Leonardo* a unui registru de deplasare cu încărcare și ieșiri paralele.

Observații:

- Semnalul de ceas nu este prezentat în schema bloc a registrului. Acesta este un semnal implicit. În modelul prezentat registrul este sensibil pe frontul crescător al semnalului de ceas.
- Intrarea de memorare este prioritară celei de deplasare.
- Deplasarea la stânga s-a realizat prin concatenarea celor mai puțin semnificativi biți ai registrului cu un bit zero.

Exerciții:

- Modificați modelul prezentat pentru a fi sensibil pe frontul descrescător al semnalului de ceas.
- Modificați modelul prezentat pentru ca semnalul SH să fie prioritar.
- Modificați modelul prezentat pentru ca deplasarea să se facă spre dreapta.
- Cărei operații aritmetice îi corespunde deplasarea spre stânga/dreapta?
- Realizați un modul pentru testarea acestui tip de registru.

6.3 Registrul serie

Schema bloc a unui registru serie este prezentată în figura 6.3.




Figura 6.3: Schema bloc a unui registru serie.

Un registru serie funcționează astfel:

- Dacă semnalul de deplasare (Shift - SH) este activ, atunci conținutul registrului este deplasat spre dreapta cu o poziție. Pe poziția cea mai semnificativă se va memora semnalul de intrare serial (SI).
- Iesirea este reprezentată de bitul cel mai puțin semnificativ.

Descrierea Verilog a unui astfel de registru este prezentată în continuare:

```
module serial_reg (SI, SH, CK, SO);

parameter width = 4;

input SI;
input SH;
input CK;
output SO;

reg [width-1:0] state;

always @(posedge CK)
    if (SH)
        state <= {SI, state[width-1:1]};

assign SO = state [0];

endmodule
```

Schema acestui registru, sintetizat cu *Leonardo* este prezentată în figura 6.4. **Observații:**

- Numărul de tacte necesar pentru ca semnalul de intrare să fie prezent la ieșire este egal cu lățimea registrului. Aceasta este dată de parametrul "width".
- Registrele de deplasare sunt folosite pe larg în domeniul comunicațiilor, când este necesar ca datele să se transmită serial.

Exerciții:




Figura 6.4: Schema după sinteza cu *Leonardo* a unui registru serie.

- Modificați numărul de biți ai registrului. Cum se modifică funcționarea sistemului?
- Modificați modelul prezentat pentru ca deplasarea să se facă spre dreapta. Cum se modifică funcționarea sistemului?
- Constuiți un registru cu încărcare serie și paralelă și cu ieșire serie și paralelă.

6.4 LFSR (Linear feed-back shift register)

Un LFSR (*Linear feed-back shift register*) este un registru de deplasare care are în plus o poartă XOR. Acest tip de construcție poate genera o secvență de stări pseudoaleatoare. Numărul de stări generate de un LFSR cu lățime de N biți este de $2^N - 1$, pe când a unui numărator este de 2^N stări.

La intrarea porții XOR se introduc biții corespunzători polinomului care caracterizează circuitul. Acest polinom este dependent de lățimea registrului. De exemplu, pentru o lățime de 8 biți, polinomul caracteristic este: $f(x) = x^8 + x^6 + x^5 + x + 1$.

Schema bloc a unui LFSR de 8 biți este prezentată în figura 6.5.




Figura 6.5: Schema bloc a unui LFSR de 8 biți.

Descrierea Verilog a unui astfel de registru este prezentată în continuare:

```
module LFSR_8 (RST, CK, DO);

input          RST; // semnal de reset asincron
input          CK;
output [7:0]   DO;

reg [7:0]      DO;

always @(posedge CK or posedge RST)
  if (RST)
    DO <= 8'b0;
  else
    DO <= {~(DO[6]^DO[5]^DO[1]^DO[0]),DO[7:1]};

endmodule
```

Observații:

- Polinomul corespunzător fiecărei lățimi a registrului de deplasare poate fi găsit în *DesignWare Foundation Library Databook, Volume 1* editat de *Synopsys Inc.*, secțiunea *Sequential Overview*. Pentru mai multe detalii consultați www.synopsys.com.
- Starea "11...11" este o stare stabilă. Dacă registrul este adus în această stare, el nu mai comută. De aceea, trebuie avut grijă la valoarea cu care se inițializează registrul.
- Registrele de tip LFSR pot fi folosite pentru verificarea corectitudinii unei secvențe de biți. Astfel, dacă poarta XOR are o intrare suplimentară pentru data de intrare (de verificat),

atunci succesiunea stărilor registrului este dirijată și de această intrare. Dacă la un moment dat, semnalul de intrare este diferit de cel așteptat, atunci evoluția automatului este cu totul diferită decât cea dorită. După terminarea setului de date, este foarte probabil ca starea LFRS-ului să fie diferită de cea așteptată (și determinată anterior, pentru un semnal de intrare corect).

Exerciții:

- Adăugați circuitului prezentat facilitatea de LOAD.
- Încărcați starea 8'hFF în LFSR. Observați funcționarea acestuia.
- Construiți un LFSR cu lățime de 4 biți. Polinomul caracteristic este: $f(x) = x^4 + x + 1$.
- Sintetizați un LFSR de 8 biți cu *Leonardo* și determinați aria ocupată pe un circuit Xilinx XC2V1000.
- Construiți un numărător de 8 biți. Comparați aria ocupată de aceasta cu cea ocupată de LFSR cu același număr de biți.

6.5 Registru care implementează algoritmul CRC32

Algoritmul CRC32 (*32-bit Cyclic Redundancy Check*) este folosit pe scară largă pentru detectarea integrității datelor. Acest algoritm detectează cu o bună aproximație dacă datele transmise sunt eronate sau nu, însă nu poate detecta care dintre cuvintele transmise au erori.

Funcționarea algoritmului este descrisă de polinomul caracteristic. Pentru CRC-32 acesta este: $P(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^8 + x^7 + x^5 + x^4 + x^2 + x^1 + 1$

Pentru studiul funcționării unui registru care implementează algoritmul CRC32 se va apela la sursele disponibile pe Internet.

Compania EASICS pune în domeniul public (la adresa <http://www.easics.com>) un utilitar pentru generarea automată a funcțiilor VHDL și Verilog pentru CRC32.

Exerciții:

1. Deschideți browser-ul la adresa www.easics.com.
2. Selectați fereastra "Web tools", rubrica "CRC Tools". Va apărea o fereastră similară cu cea din figura 6.6.
3. Setați polinomul caracteristic "CRC32 Ethernet / AAL5". Setați lățimea bus-ului de 8 biți.
4. Generați modelul Verilog al funcției de calcul al CRC.
5. Completați modelul pentru a avea funcția de registru (senzitiv pe frontul crescător al ceasului) cu reset.
6. Studiați funcționarea circuitului rezultat dacă la intrare datele au valoarea 8'b0. Cum diferă comportarea circuitului dacă inițializarea acestuia se face cu 32'h00000000 sau cu 32'hFFFFFFF?

Generator of synthesizable CRC functions
Show inline manual

Polynomial: $1 + x^1 + x^2 + x^4 + x^5 + x^7 + x^8 + x^{10} + x^{11} + x^{12} + x^{16} + x^{22} + x^{23} + x^{26} + x^{32}$

Application domain: Ethernet / AAL5.
This polynomial is irreducible.

Polynomial editor:

1	x^1	x^2	x^3	x^4	x^5	x^6	x^7	x^8	x^9	x^{10}	x^{11}	x^{12}	x^{13}	x^{14}	x^{15}	x^{16}
	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>
x^{17}	x^{18}	x^{19}	x^{20}	x^{21}	x^{22}	x^{23}	x^{24}	x^{25}	x^{26}	x^{27}	x^{28}	x^{29}	x^{30}	x^{31}	x^{32}	x^{33}
	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>

Apply
Set to: CRC32 - Ethernet / AAL5
Clear

Data bus width: 8

256	128	64	32	16	8	4	2	1
<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

Apply
Clear

Generate VHDL
bit vector type: std_logic_vector

Generate Verilog

Figura 6.6: Fereastra de generare a funcției CRC-32.

6.6 Mediu de simulare cu stimuli aleatori și detector de erori

În multe cazuri generarea de vectori de test pentru simularea modelelor HDL este un proces complicat datorită faptului ca este dificil de a testa toate combinațiile care pot apărea în practică.

De aceea, uneori este utilă realizarea unui generator de stimuli aleatori sau pseudoaleatori.

De asemenea, un mediu de testare complet trebuie să conțină un bloc de detectare a erorilor care să analizeze stimuli primiti de DUT precum și ieșirile acestuia și să semnalizeze apariția oricărui tip de erori.

Dacă pentru circuite simple verificarea funcționalității se poate face prin analiza formelor de undă, pentru circuite complexe un bloc de detecție a erorilor este absolut necesar.

Schema bloc al unui mediu de testare care conține un generator de stimuli aleatori și un detector de erori este prezentată în figura 6.7.

Generatorul de stimuli aleatori poate fi realizat folosind în Verilog funcția *\$random*.

Funcția *\$random* generează un număr aleator la fiecare apel (de dimensiunea unei variabile de tip integer - 32 biți). Sintaxa funcției *\$random* este:

```
$random;
$random (<seed>);
```

Parametrul <seed> este de tip *inout* și este folosit pentru a controla numerele generate de




Figura 6.7: Mediu de simulare cu generator de stimuli aleatori și detector de erori.

funcția *\$random*. Un argument pentru *<seed>* poate fi un registru, întreg sau variabilă de timp și trebuie să primească o valoare înaintea apelului funcției *\$random*.

Un astfel de modul este prezentat în continuare:

```

module TB_random (ck,out);

parameter width = 8;

output          ck;
output [width-1:0] out;
reg             ck;
reg [width-1:0] out;

initial ck <= 0;
always #5 ck <= ~ck;

always @(posedge ck)
    out <= $random;

endmodule
  
```

Observații:

- Modelul prezentat este parametrizabil, deci poate fi folosit pentru orice număr de biți necesari la intrarea circuitului de testat.
- Circuitul generează și stimuli de ceas, pentru testarea circuitelor secvențiale.

Exerciții:

- Care este frecvența semnalului de ceas? Introduceți această frecvență ca parametru în codul Verilog.

- Modificați circuitul prezentat astfel încât să tipărească pe ecran și într-un fișier secvențele de date generate. Pentru tipărire se folosesc funcțiile $\$display$ și $\$fdisplay$.

Detectarea erorilor pentru un modul Verilog se realizează cu ajutorul unui model care primește ca intrare atât intrarea DUT cât și ieșirea acestuia. Detectorul de erori simulează funcționarea circuitului de testat și semnalează diferențele existente între funcționarea DUT și cea ideală.

Pentru registrul paralel prezentat anterior, un astfel de detector de erori poate fi descris astfel:


```

module error_checker (DI, LD, SH, CK, DO);

input [3:0] DI;
input LD;
input SH;
input CK;
input [3:0] DO;

reg [3:0] temp_DO;
reg [3:0] temp_DI;

always @(posedge CK) begin
    temp_DI = DI;
    temp_DO = DO;

//verifică funcționarea cnd LD este activ
    if (LD & ~SH) begin
        #1 if (temp_DI != DO)
            $display ("Erorare LOAD la momentul: %t", $time);
        end
    else
//verifică funcționarea cnd LD și SH este activ
        if (LD & SH) begin
            #1 if (temp_DI != DO)
                $display ("Erorare LOAD și SHIFT la momentul: %t", $time);
            end
        else
//verifică funcționarea cnd SH este activ
            if (~LD & SH) begin
                #1 if ((temp_DO[2:0] != DO[3:1]) || (DO[0] != 1'b0))
                    $display ("Erorare SHIFT la momentul: %t", $time);
                end
            else
// Verifică funcționarea cnd nici un semnal
// de control nu este activ
                if (~LD & ~SH) begin
                    #1 if (temp_DO != DO)
                        $display ("Erorare (nici un semnal de control) la momentul: %t", $time);
                    end
                end
            end
        end
    end
endmodule

```

Observații:

- Întârzierea (#1) este necesară pentru ca circuitul să-și schimbe starea.
- Variabila *\$time* întoarce valoarea efectivă a timpului de simulare.
- Funcția *\$display* afișează pe ecran un mesaj.

- Deși codul scris pentru detectorul de erori este mai voluminos decât cel al circuitului de testat, acesta are sens, pentru că oferă o comparație a două descrieri diferite ale aceluiași circuit. În plus, detectorul de erori poate conține construcții nesintetizabile sau care ar necesita o arie mare sau frecvență prea mică dacă ar fi realizate fizic.

Exerciții:

- Realizați modulul de test care să includă registrul paralel, generatorul de stimuli și detectorul de erori.
- Realizați un detector de erori pentru registrul serie și pentru numărător.
- Realizați un registru RS de N biți și verificați funcționarea acestuia.
- Folosiți în locul generatorului de stimuli aleatori un LFSR. Poate fi testat un circuit folosind acest generator de stimuli?

Lucrarea 7

Modelarea memoriilor

Această lucrare prezintă modul de descriere a memoriilor în Verilog

7.1 Scopul lucrării

- Modelarea memoriilor cu un port.
- Modelarea memoriilor cu două porturi.
- Modelarea memoriilor FIFO, cu un semnal de ceas.

7.2 Modelul unei memorii cu un singur port

Memoriile cu un singur port permit, la un moment dat, accesul la o singură locație de memorie fie pentru citire, fie pentru scriere. Structura și semnificația porturilor unei astfel de memorii este prezentată în tabelul 7.1.

<i>Port</i>	<i>Dir</i>	<i>Dimensiune</i>	<i>Semnificație</i>
clk	in	1	Ceasul memoriei activ pe frontul pozitiv
addr	in	8	Adresa memoriei
di	in	16	Datele de intrare în memorie
ce	in	1	Semnal de selecție a memoriei
we	in	1	Semnal de validare a scrierii
oe	in	1	Semnal de activarea ieșirilor
dout	out	16	Datele de ieșire din memorie

Tabelul 7.1: Semnificațiile porturilor unei memorii cu un singur port.

Operațiile de scriere și citire a memoriei sunt caracterizate prin formele de undă din figurile 7.1 respectiv 7.2:




Figura 7.1: Operația de citire




Figura 7.2: Operația de scriere.

Modelul Verilog al unei memorii cu un port este prezentat în continuare:

```

module single_port_mem (clk, addr, di, ce, we, oe, dout );
// declarația porturilor
input          clk;    // ceasul memoriei
input  [7:0]   addr;   // bus de adrese
input  [15:0]  di;     // bus date de intrare
input         ce;     // semnal de selecție a memoriei
input         we;     // semnal de validarea scrierii
input         oe;     // semnal de activarea ieșirii
output [15:0]  dout;  // bus date de ieșire
reg [15:0]    dout;

// declarația de memorie
reg [15:0] mem [0:255]; // memorie de 256 de locații a câte 16 biți

// memorie sincronă
always @(posedge clk)
  if(ce) begin
    if(we)
      mem[addr] <= di; // scrierea în memorie a datelor de pe
    else
      // bus-ul de intrare di
    if(oe)
      dout <= mem[addr]; // citirea din memorie
  end
else
  dout <= 16'bz; // când memoria nu este selectată
                //portul de date de ieșire este în High Z

// inițializarea memoriei
$readmemb ("mem_content.dat", mem);
endmodule

```

Pentru testarea unei memorii cu un singur port se realizează un mediu de testare în care se