

Lucrarea 2

Etapele simulării cu *ModelSim*

Această lucrare prezintă modul de realizare a unui model Verilog sau VHDL, precum și posibilitățile de simulare cu ajutorul simulatorului *ModelSim*.

2.1 Scopul lucrării

- Construcția unui modul de simulare pentru un latch și pentru un bistabil D.
- Construcția unui mediu de simulare.
- Configurarea *ModelSim*.
- Examinarea formelor de undă ale semnalelor.
- Prezentarea ferestrelor simulatorului *ModelSim*.
- Compararea funcționării a două module.

2.2 Construcția modelului de simulare pentru un latch D

Modelul VHDL al unui latch D este prezentat în continuare:

```
-- Entitatea
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY D_latch IS
  PORT(Ck, D: IN std_logic;
        Q, QN: OUT std_logic);
END D_latch;

-- Arhitectura
ARCHITECTURE Comportament OF D_latch IS
BEGIN

Latch: PROCESS(Ck, D)
  BEGIN
    IF (Ck='1') THEN
      Q <= D;
      QN <= Not D;
    END IF;
  END PROCESS;

END Comportament;
```

Modulul Verilog al unui latch D este prezentat în continuare:

```
module D_latch (Ck, D, Q, QN);

input  Ck;
input  D;
output Q;
output QN;

  assign Q = Ck ? D : Q;
  assign QN = Ck ? ~D : QN;

endmodule
```

Observații:

- Unui cuplu entitate-arhitectură din VHDL îi corespunde un modul în Verilog.
- În VHDL, porturile se descriu în cadrul entității. În Verilog, porturile se descriu la începutul modulului.
- În VHDL, funcționalitatea sau structura sistemului este descrisă în cadrul arhitecturii. Lista de senzitivități a procesului *Latch* conține semnalele care determină re-evaluarea ieșirilor.
- Funcționalitatea modelului Verilog este descrisă prin atribuirile semnalelor de ieșire prin specificații *assign*.
- Un model Verilog alternativ pentru latch, similar cu modelul VHDL este prezentat în continuare:

```

module D_latch (Ck, D, Q, QN);
input    Ck;
input    D;
output   Q;
output   QN;

always @(Ck or D)
    if (Ck) begin
        Q <= D;
        QN <= ~D;
    end

endmodule

```

2.3 Construcția mediului de simulare pentru un latch D

Pentru verificarea funcționalității componentei descrise, este necesară crearea unui mediu care să asigure generarea unui set de stimuli pentru modelul de testat.

Un mediu de testare minimal este compus dintr-un modul de testare care, pe lângă instanțierea componentei de testat (D.U.T. - *Device Under Test*), generează și stimuli pentru aceasta. O schemă de principiu a unui astfel de modul este cea prezentată în figura 2.1.

O variantă îmbunătățită a acestui modul de test constă în realizarea unei componente separate care să aibă rolul unui generator de stimuli. Acest se numește test-bench (prescurtat TB). Această metodologie asigură posibilitatea de încapsulare a sursei stimulilor precum și reutilizarea modulului TB. Un modul general de test, care conține o entitate TB, este prezentat în figura 2.2.

Pentru studierea funcționalității modelului de latch D, se va folosi varianta cea mai simplă pentru construirea modulului de test.

Descrierea VHDL a unui modul de test este prezentată în continuare:




Figura 2.1: Schema unui modul de test minimal.




Figura 2.2: Schema pentru un modul de testare reutilizabil.

```
-- Entitatea de test
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY Test IS
END Test;

-- Arhitectura asociată entității de test
ARCHITECTURE Test OF Test IS
    SIGNAL D, Q, Qn: std_logic;
    SIGNAL Ck: std_logic := '0';

    COMPONENT Dcomp
        PORT(Ck, D: IN std_logic;
             Q, QN: OUT std_logic);
    END COMPONENT;
    FOR ALL: Dcomp USE ENTITY WORK.D_latch(Comportament);
```

```

BEGIN

DUT: Dcomp PORT MAP(
    Ck => Ck,
    D => D,
    Q => Q,
    QN => QN
);

Ck <= Not Ck AFTER 10 ns;
D <= '0', '1' AFTER 5 ns, '0' AFTER 35 ns, '1' AFTER 37 ns, '0' AFTER 45 ns;

END Test;

```

În Verilog, același modul de testare este descris astfel:

```

//Modul de test
'timescale 1ns/100ps

module Test ();
reg  D;
wire Q, QN;
reg  Ck;

D_latch DUT (
    .Ck(Ck),
    .D(D),
    .Q(Q),
    .QN(QN)
);

initial
begin
    Ck = 0;
    D  = 0;
    #5 D = 1;
    #30 D = 0;
    #2  D = 1;
    #8  D = 0;
end

always #10 Ck <= ~Ck;

endmodule

```

Observații:

- În VHDL, instanțierea componentei de testat se face explicit, prin definirea unei componente și asocierea acesteia cu entitatea-arhitectura de latch definită anterior. VHDL-93 acceptă asocierea implicită, prin nume, a componentelor.

- În Verilog, instanțierea componentei de testat se face implicit, asocierea făcându-se prin nume.
- Descrierea semnalului de ceas se face prin stabilirea unei valori inițiale și prin comutarea valorii acestuia după o jumătate de perioadă.
- Valorile aflate după simbolul # reprezintă unități de timp. Valoarea absolută a unității de timp în Verilog se introduce cu directiva *timescale*.

2.4 Simularea modelelor de latch D

Pentru a simula modelele de latch D, se parcurg următoarele etape:

1. Copiați fișierele Verilog (cu extensia ".v") și VHDL (cu extensia ".vhd") din directorul `\asd_hdl\exemple\l2` în directorul `C:\Home`. Acest director va fi director de proiect în *ModelSim*.

2. Lansați în execuție simulatorul *ModelSim*.

3. Setati directorul cu fișierele Verilog ca director curent.

Fereastra principală: *File > Change Directory...*

4. Creați biblioteca de proiect, (denumită **work**) în directorul curent. În această bibliotecă se vor plasa modelele compilate:

Fereastra principală: *Design > Create a New Library...*

Prompter: *vlib work*

5. Compilați fișierele sursă Verilog. Proiectul considerat constă din două fișiere sursă, fiecare conținând câte un modul. Fișierul **latch.v** conține un modul **latch**, care implementează latch-ul de tip D. Celălalt fișier, **test.v**, conține modulul **test** utilizat pentru verificarea modulului **latch**. Compilarea fișierelor se face prin selectarea butonului *Compile*.

Prompter: *vlog latch.v*

Această comandă va deschide caseta de dialog *Compile HDL Source Files* (figura 2.3).

Selectați ambele fișiere sursă (control-clic stânga pe **latch.v**, apoi pe **test.v**). Selectați *Compile*. Urmăriți în fereastra principală eventualele mesaje de eroare sau atenționare. Selectați apoi *Done* pentru închiderea casetei de dialog.

6. Lansați simulatorul selectând butonul *Load Design*.

Prompter: *vsim test*

Va apare caseta de dialog *Load Design*, similar cu cea prezentată în figura 2.4.

Caseta de dialog *Load Design* permite selectarea din biblioteca specificată a unității de proiectare ce se va simula. Se poate selecta și rezoluția de simulare. Biblioteca implicită este **work** iar rezoluția de simulare implicită este 1 ns. Selectați *Design Unit test* și selectați butonul *Load* pentru acceptare.

În simulare se va vedea că aceste două fișiere sunt configurate ierarhic având instanțiat un modul **latch** (numele instanței este DUT). Structura proiectului se va putea vizualiza ulterior în fereastra *Structure*.




Figura 2.3: Caseta de dialog *Compile HDL Source Files*.




Figura 2.4: Caseta de dialog *Load Design*.

Pentru simularea modelelor VHDL, succesiunea etapelor este aceeași, cu deosebirea că la compilarea fișierelor VHDL din linia de comandă se folosește comanda:

Prompter: vcom latch.vhd

Prompter: vcom test.vhd

2.5 Vizualizarea grafică a semnalelor

Pentru vizualizarea semnalelor generate de către modulele descrise sunt necesare următoarele etape:

1. Deschideți ferestrele *Signals* și *Wave* prin introducerea următoarelor comenzi la prompterul VSIM din fereastra principală:

Prompter: view signals wave

Fereastra principală: *View > Signals, View > Wave*

2. Stabiliți semnalele care se vor afișa în fereastra *Wave*, selectând fereastra *Signals* și apelând meniul *View > Wave > Signals in Region* (figura 2.5). Exersați diferitele funcții




Figura 2.5: Fereastra *Signals*.

de rulare. Selectați butonul *Run*. Această acțiune va determina rularea simulării pentru un timp selectat (implicit 100 ns).

Prompter: run

Fereastra principală: *Run > Run 100 ns*

3. Schimbați durata rulării la 200 ns folosind selectorul de lângă butonul *Run* și apoi apăsați din nou butonul. Acum simularea va ajunge la 300 ns (100 ns inițiale plus încă 200 ns). Timpul afișat în partea de jos a ferestrei principale prezintă acest lucru.
4. Activați fereastra *Wave* pentru a vedea formele de undă ale semnalelor. Pentru a vizualiza formele de undă, testați diferitele variante de zoom. Semnalele afișate trebuie să fie asemănătoare celor prezentate în figura 2.6.




Figura 2.6: Fereastra *Wave*.

5. Studiați funcționalitatea modelului descris, pe baza formelor de undă a semnalelor de ieșire, în funcție de configurația semnalelor de intrare. Demonstrați că formele de undă aparțin unui latch de tip D.

2.6 Teme

1. Creați un modul latch activ pe palierul de 0 al ceasului.
2. Creați un modul TB pentru generarea de stimuli pentru latch-ul de tip D. Modificați modulul de test corespunzător.
3. Construiți un modul de latch cu reset asincron. Testați modulul construit.
4. Justificați prezența semnalului D în lista de senzitivități a procesului L (în cadrul arhitecturii latch a entității D).
5. Explicați de ce nu funcționează următorul sistem:

```
-- Entitatea
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY D IS
    PORT(Ck, D: IN std_logic;
         Q, QN: OUT std_logic);
END D;

-- Arhitectura
ARCHITECTURE Latch OF D IS
BEGIN
L: PROCESS(Ck, D)
    BEGIN
        IF (Ck='1') THEN
            Q <= D;
            QN <= Not Q;
        END IF;
    END PROCESS;
END Latch;
```

Cum se poate corecta codul respectiv, pentru ca sistemul să funcționeze ca un latch de tip D?

2.7 Prezentarea ferestrelor *Modelsim*

ModelSim conține o serie de ferestre utile în cadrul simulării și a depanării. Cele mai utilizate tipuri de ferestre sunt: *List*, *Signals*, *Source*, *Structure*, *Wave*.

În cadrul unui proiect, pentru vizualizarea ferestrelor, se parcurg următoarele etape:

1. Simulați proiectul *latch*.
2. Deschideți fereastra *Structure*:

Prompter: *view structure*

Fereastra principală: *View > Structure*

Va apare o fereastră ca cea prezentată în figura 2.7.




Figura 2.7: Fereastra *Structure*.

Această fereastră prezintă ierarhia elementelor structurale pentru proiectul curent, astfel:

- VHDL (elemente indicate printr-un pătrat albastru închis): pachete, componente instanțiate, blocuri;
- Verilog (elemente indicate printr-un cerc albastru deschis): instanțe, blocuri, task-uri, funcții.

Puteți expanda sau contracta vederea asupra ierarhiei apăsând pe casetele care conțin simbolurile '+' sau '-'.

Prima linie a ferestrei *Structure* indică modelul de nivel înalt care este simulat ("top level" - engl.).

Numele unei instanțe din cadrul ferestrei *Structure* constă din următoarele părți:

- eticheta instanței;
- numele modulului (Verilog) sau a entității (VHDL);
- arhitectura (VHDL).

Prin selectarea unei regiuni din cadrul ferestrei *Structure*, aceasta devine regiunea curentă, iar ferestrele *Signals* și *Source* își actualizează dinamic informațiile.

- secțiunea din partea stîngă conține valorile timpului și ale ciclului de simulare, vizibile permanent;
- secțiunea din partea dreaptă conține valorile semnalelor HDL.

5. Deschideți fereastra *Wave*:

Fereastra Signals: View > Wave > Signals in Region

Fereastra prezintă formele de undă a elementelor din regiunea curentă, selectate în cadrul ferestrei *Signals*. Fereastra este împărțită în următoarele secțiuni, în conformitate cu figura 2.10:




Figura 2.10: Fereastra *Wave*.

- Două secțiuni cursor (1 și 2), în care sînt afișate valorile timpului pentru fiecare cursor;
- O secțiune cu numele elementelor pentru care se afișează formele de undă (3);
- O secțiune cu valorile curente a elementelor HDL afișate (4);
- O secțiune cu formele de undă (5);
- O secțiune cu bara de comenzi rapide (6).

Semnificația icon-urilor este prezentată în figura 2.11.




Figura 2.11: Bara de comenzi rapide pentru fereastra *Wave*.

6. Rulați modelul simulat pentru 200 ns și urmăriți modificările care se produc în cadrul ferestrelor prezentate.
7. Măsurați duratele între două fronturi succesive ale semnalelor de ieșire, folosind informațiile din cadrul ferestrelor *Wave* și *List*. Poziționarea cursorului pe frontul următor al semnalului se poate face (în cadrul ferestrei *Wave*), cu tasta TAB sau apăsând pe icon-ul "*Find next transition*".

2.8 Construcția modelului HDL al unui bistabil

Pentru modelarea unui bistabil, trebuie creat un proces senzitiv doar la frontul crescător al semnalului de ceas. Acest lucru se modelează astfel:

- VHDL

```
Bist: PROCESS (CK)
BEGIN
  IF (CK = '1' AND CK'EVENT) THEN
    Q <= D;
    Q <= Not D;
  END IF;
END PROCESS;
```

- Verilog

```
always @ (posedge ck)
begin
  q <= d;
  qn <= ~d;
end
```

1. Creați un model Verilog și unul VHDL pentru un bistabil de tip D, folosind specificațiile prezentate.
2. Simulați modelele create și verificați funcționarea acestora conform cerințelor pentru un bistabil. Formele de undă trebuie să fie similare cu cele prezentate în figura 2.12.




Figura 2.12: Formele de undă ale unui bistabil de tip D.

2.9 Compararea comportamentului unui Latch D cu cel al unui Bistabil D

Pentru compararea comportamentului unui **Latch D** cu cel al unui **Bistabil D**, este necesară crearea unui mediu de testare care să conțină instanțe ale celor două modele. De asemenea,

2.9. COMPARAREA COMPORTAMENTULUI UNUI LATCH D CU CEL AL UNUI BISTABIL D29

mediul de testare trebuie să conțină un modul de comparare a formelor de undă. Structura unui astfel de mediu este prezentată în figura 2.13.




Figura 2.13: Structura unui mediu pentru compararea comportamentului unui Latch D cu cel a unui Bistabil D.

Modelul comparatorului, descris în Verilog este:

```
module comp (in1, in2, error);  
  
input in1, in2;  
output error;  
  
assign error = in1 ^ in2;  
  
endmodule
```

Construiți modulul **TEST** prezentat în figura 2.13 și explicați diferențele care există între formele de undă ale celor două module (**Latch D** și **Bistabil D**).

2.10 Teme

1. Creați un model de bistabil de tip D cu intrări de Set și Reset asincrone.
2. Creați un registru de tip D pe 8 biți.
3. Construiți un bistabil de tip T.
4. Construiți un model de simulare care conține două bistabile: unul modelat în VHDL și unul modelat în Verilog. Studiați diferențele existente în cadrul ferestrelor *ModelSim*.
5. Explicați de ce acest bistabil de tip D nu funcționează corect:

```

module Dff_Res_Bad(D ,Q ,Clock, Reset);

output Q;
input D,Clock,Reset;

reg Q;
wire D;

always @(posedge Clock)
    if (Reset != 1) Q = D;

always
    if (Reset == 1) Q = 0;

end

endmodule

```

6. Testați următorul model de bistabil D:

```

module DFF (D, Q, Clk, Rst);
parameter width = 1, reset_value = 0;

input [width-1:0] D;
input Clk,Rst;
output [width-1:0] Q;

reg [width-1:0] Q;

initial
    Q = {width{1'bx}};

always @ ( posedge Clk or negedge Rst )
    if ( Rst == 0 )
        Q <= #1 reset_value;
    else
        Q <= #1 D;

```



```
endmodule
```

7. Explicați următorul model:

```
module DFFSCAN (D, Q, Clk, Rst, ScEn, ScIn, ScOut);

parameter width = 1, reset_value = 0;

input [width-1:0] D;
output [width-1:0] Q;
input Clk,Rst,ScEn,ScIn;
output ScOut;

reg [width-1:0] Q;

initial
    Q = {width{1'bx}};

always @ ( posedge Clk or negedge Rst ) begin
    if ( Rst == 0 )
        Q <= #1 reset_value;
    else
        if (ScEn)
            Q <= #1 {Q,ScIn};
        else
            Q <= #1 D;
    end

assign ScOut=Q[width-1];

endmodule
```

