

Lucrarea 4

Metodologia XILINX-ISE. Descrierea schematică. Porți logice

4.1 Obiective

Lucrarea are următoarele obiective:

- Familiarizarea cu mediul XILINX WebPack ISE;
- Utilizarea editorului Schematics pentru crearea de scheme logice.

4.2 Utilizarea editorului de scheme din ISE WebPack

XILINX ISE (Integrated Software Enviroment) este un mediu de proiectare a sistemelor digitale integrate implementate pe circuitele programabile XILINX, care oferă o gamă largă de aplicații pentru proiectare utilizând circuite FPGA sau CPLD. Proiectarea se poate realiza utilizând atât descrierea schematică, cât și limbaje de descriere hardware (VHDL sau Verilog).

Pentru exemplificare, se consideră proiectarea unui sistem digital combinațional care implementează funcția:

$$F = AB + CD \quad (4.1)$$

4.2.1 Pornirea ISE

Pentru a lansa *ISE WebPack* dați dublu clic pe iconița asociată programului sau apăsați meniul:

Start → *All Programs* → *Xilinx ISE* → *ISE* → *Project Navigator*.

Fereastra principală, *Project Navigator*, oferă o interfață care organizează toate fișierele și programele asociate cu modelul sistemului digital proiectat. Fereastra este împărțită în patru sub-ferestre:

- **sub-fereastra surselor (source panel)** în care sunt afișate toate fișierele asociate proiectului curent;

- **sub-fereastra proceselor (process panel)** în care se află listate toate procesele și operațiile disponibile pentru fișierul selectat;
- **sub-fereastra consolă (transcript panel)** în care este prezentată starea proceselor, atenționările și erorile rezultate în urma unui proces;
- **sub-fereastra editor (editor panel)** unde se afișează codul unui fișier selectat.




Figura 4.1 Fereastra principală XILINX ISE Webpack.

4.2.2 Crearea unui proiect nou

Pentru a crea un proiect nou apăsați meniul:

File → *New Project*

Completați câmpurile cu numele proiectului, locația, iar în câmpul *Top-level source* selectați **Schematics**. Apoi clic *Next*. Selectați (și rețineți) directorul în care se va crea proiectul. Denumiți proiectul **functionF**. Proiectul constă dintr-un set de fișiere ce se vor crea în directorul selectat.




Figura 4.2 Fereastra *New Project Wizard Create New Project*.

În fereastra de descriere a dispozitivului, prezentată în figura 4.3, completați câmpurile ce descriu circuitul XILINX utilizat. Apoi clic *Next*.




Figura 4.3 Fereastra *New Project Wizard Device Properties*.

Placa utilizată conține un dispozitiv FPGA cu următoarele caracteristici:

Device Family: Spartan3E
 Device: XC3S500E
 Package: FG320
 Speed Grade: -4

Următoarele două ferestre care vor apărea, *New Project Wizard Create New Source* și *New Project Wizard Add Existing Sources* sunt prezentate în figurile 4.4 și 4.5. Prin aceste două ferestre se pot crea fișiere sursă noi sau se pot include în proiect fișiere sursă existente. Atât crearea unor descrieri

noi cât și includerea în proiect a unor surse existente se pot face și ulterior creării proiectului, apelând la meniul:

Project —> *New Source...*

Project —> *Add Source...*

Amânați includerea fișierelor în proiect și faceți clic pe *Next* în cele două ferestre.




Figura 4.4 Fereastra *New Project Wizard Create New Source*.




Figura 4.5 Fereastra *New Project Wizard Add Existing Sources*.

În ultima fereastră care va apare, *New Project Wizard Project Summary*, veți găsi un sumar cu toate datele referitoare la proiect și la modelul folosit. Clic *Finish*.




Figura 4.6 Fereastra *New Project Wizard Project Summary*.

4.2.3 Crearea unui fișier pentru o schemă (.sch)

Pentru a crea un fișier sursă schemă, selectați în sub-fereastra surselor *Sources* modelul **xc3s500e-4fg320**, iar în sub-fereastra proceselor *Processes* dați dublu clic pe *Create New Source*.

O alternativă constă în apelarea meniului:

Project → *New Source...*




Figura 4.7 Sub-fereastra *Sources* și sub-fereastra *Processes*.

În fereastra *New Source Wizard Select Source Type* selectați **Schematic** și completați numele fișierului sursă ce se va genera și locația acestuia în sistemul de fișiere al calculatorului. Clic *Next* și *Finish*. Denumiți fișierul **functionF**. Fișierul salvat va avea extensia **.sch**. Asigurați-vă ca ați selectat opțiunea **Add to project**.




Figura 4.8 Fereastra *New Source Wizard Select Source Type*.

4.2.4 Adăugarea componentelor

Schema de porți logice asociată acestei funcții este prezentată în figura 4.9.




Figura 4.9 Schema de porți logice asociată funcției F .

În partea stângă în fereastra *Sources* se găsește lista cu simboluri și cea cu categorii de simboluri. Pentru a găsi cu ușurință simbolurile necesare (aici porți logice) selectați la *Categories* **Logic**. În lista *Symbols* se vor afișa doar simbolurile de la porți logice. Dacă doriți să căutați un simbol după denumire, scrieți primele litere din denumirea simbolului în *Symbol Name Filter*, realizându-se un filtru, iar în lista *Symbols* vor apărea doar simbolurile a căror denumire începe cu acele litere.




Figura 4.10 Fereastra simbolurilor.

Selectați simbolul dorit. Pentru a-l plasa în cadrul schemei, faceți clic în locul în care doriți a fi pus. Plasați astfel toate simbolurile schemei.

4.2.5 Editarea de conexiuni

Odată plasate componentele, acestea trebuie legate între ele prin intermediul unor conexiuni simple sau magistrale.

Pentru a realiza o conexiune apelați comanda:

Add -> Wire (CTRL+W)

sau

clic pe iconița *Add Wire* .

Pentru a plasa o conexiune, faceți clic pe primul pin și dublu-clic pe cel de al doilea pin.

Unui fir i se poate asocia o denumire utilizând comanda:

Add -> Net Name (CTRL+D)

sau

clic pe iconița *Add Net Name* .

Realizați conexiunile dintre porți, ca în figura 4.9. Etichetați firele cu numele precizate.

4.2.6 Adăugarea terminalelor de intrare și de ieșire

Pentru a adăuga terminale de intrare și de ieșire utilizați comanda:

Add -> I/O Marker (CTRL+G)

sau

clic pe iconița *Add I/O Marker*  .

Plasați porturile pe schemă, așa ca în figura 4.9. Modificați (prin redenumire) numele implicite ale porturilor cu numele recomandate în specificații (figura 4.9). Pentru a redenumi un terminal, dați clic dreapta pe el și selectați *Rename port*.

Se remarcă faptul că denumirile de fire și porturi depind de literele majuscule sau minuscule ce le conțin (eng. "case sensitive").

4.2.7 Verificarea schemei

Pentru a verifica schema din punct de vedere electric se execută comanda:

Tools -> Check Schematic

sau

clic pe iconița *Check Schematic*  .

În urma verificării schemei se vor raporta posibilele erori de conectare a firelor, porturilor sau componentelor.

În cazul unor erori acestea vor fi raportate în fereastra consolă împreună cu mesaje explicative.

Dacă nu sunt erori, mesajul raportat este:

```
Start DRC ...
```

```
No error or warning is detected
```

4.2.8 Introducerea de elemente grafice și text

Pe lângă elementele efective ale unei scheme pot fi inserate și elemente grafice și text cum ar fi: blocuri pentru titlul schemei, cercuri, arcuri de cerc, linii, dreptunghiuri sau text.

Pentru a introduce în schemă un bloc pentru titlu se procedează la fel ca la introducerea unei componente. Selectați în fereastra *Sources* la *Categories* **General**, iar la *Symbols* selectați componenta **title**. După ce plasați blocul în pagină, pentru a putea edita câmpurile, dați dublu clic pe el.

În fereastra *Object Properties*, figura 4.11, puteți modifica numele, titlul, puteți adăuga și alte câmpuri (de exemplu informații suplimentare referitoare la schemă) sau puteți modifica diferite opțiuni.




Figura 4.11 Fereastra *Object Properties*.

Alte elemente grafice:

Dreptunghiuri: clic *Add* → *Rectangle* sau clic pe butonul *Add Rectangle*;

Cercuri: clic *Add* → *Circle* sau clic pe butonul *Add Circle*;

Linii: clic *Add* → *Line* (*CTRL+L*) sau clic pe butonul *Add Line*;

Arcuri: clic *Add* → *Arc* sau clic pe butonul *Add Arc*.

4.2.9 Salvarea schemei

Pentru a salva schema apăsați meniul:

File → *Save* (*CTRL+S*)

sau

clic *Save*.

Salvați schema în fișierul **functionF.sch**.

4.2.10 Crearea simbolurilor și utilizarea lor

Pentru a vă ușura munca pe viitor, vă puteți realiza propriile voastre simboluri sau puteți modifica alte simboluri existente în bibliotecă. Noile simboluri create vor fi plasate în biblioteca locală de simboluri. Pe viitor, când veți avea nevoie să utilizați din nou această schemă o veți putea folosi direct ca un simbol.

Pentru a realiza un simbol nou clic *Tools* → *Symbol Wizard*. În prima fereastră puteți selecta forma simbolului și modul de denumire a pinilor. Pentru ușurință selectați *Pin Name Source = Using Schematic*. În următoarea fereastră, *Symbol Wizard Pin Page* figura 4.12, porturile vor apărea completate cu denumirile folosite în schemă. În cazul în care selectați *Specify manually* toate porturile vor trebui introduse manual.

După editarea simbolului, clic *Next* → *Next* → *Finish*.




Figura 4.12 Fereastra *Symbol Wizard Pin Page*.

În ultima fază, simbolul trebuie salvat într-un fișier cu extensia **.sym**. Numele simbolului va fi numele fișierului. Pentru a folosi simbolul în alt proiect, copiați în directorul noului proiect fișierul **.sym** și fișierul **.sch** asociat (schema internă a simbolului).

4.3 Testarea pe placă

Pentru a testa schema pe placă, fiecare terminal de intrare și de ieșire se asociază cu câte un pin al circuitului FPGA. De exemplu, intrările se conectează la switch-uri, iar ieșirea se conectează la un led. Acest lucru se realizează prin existența unui fișier cu extensia **.ucf** (*User Constraints File*) ce conține o asocierie între porturile de intrare/ieșire și pinii circuitului FPGA.

Sintaxa asocierii dintre numele unui port și un pin FPGA este:

```
NET "numePort" LOC = "locatiePin"; # comentariu
```

Fișierul de constrângeri **functionF.ucf** arată astfel:

```
# LED
NET "F" LOC = "F12"; # LED0

# SWITCH
NET "A" LOC = "L13"; # SW0
NET "B" LOC = "L14"; # SW1
NET "C" LOC = "H18"; # SW2
NET "D" LOC = "N17"; # SW3
```

Cu un editor de texte simple (**Notepad**), editați conținutul fișierului **functionF.ucf**. Pentru a adăuga fișierul în proiect, dați clic dreapta pe model, apăsați *Add Source* și selectați fișierul **functionF.ucf**.

Vizualizați fișierele din proiect în sub-fereastra *Sources*. Fereastra este similară cu cea prezentată în figura 4.13.




Figura 4.13 Sursele proiectului **functionF**.

Toate fișierele necesare fiind incluse, se poate trece la implementare. Selectați fișierul **functionF.sch**. În sub-fereastra *Processes for: functionF* (figura 4.14) sunt prezentate etapele de implementare a circuitului în FPGA. Etapele sunt:

- **Sinteză** (*Synthesize - XST*) - convertirea descrierii schematice sau textuale a proiectului într-o listă de primitive asociate tehnologiei FPGA Xilinx. Sinteza este urmată de generarea unui raport, a unor reprezentări grafice a circuitului rezultat și generarea unui model de simulare post-sinteză.
- **Implementare** (*Implement Design*) - etapă formată din trei sub-etape.
 - **Traducere** (*Translate*) - convertirea proiectului de la diverse tipuri de descrieri (limbaje, scheme, grafuri, etc.) la un mod unitar de reprezentare.
 - **Asociere** (*Map*) - asocierea dintre operatori logici abstracti și resurse existente în circuitul FPGA.
 - **Plasare și rutare** (*Place & Route*) - plasarea resurselor în structura circuitului și rutarea acestora pentru a îndeplini funcția proiectată.
- **Generarea fișierului de programare** (*Generate Programming File*) - generarea fișierului ce conține informația despre modul de programare a tuturor resurselor hardware existente pe circuitul FPGA. Fișierul va avea extensia **.bit**.
- **Configurarea dispozitivului** (*Configure Target Device*) - lansarea unui utilitar software care permite trimiterea fișierului **.bit** de la calculator la circuitul FPGA. Ca o alternativă, se poate converti fișierul **.bit** într-o imagine a unei memorii ROM din care să se programeze circuitul FPGA la fiecare punere sub tensiune.

Aceste etape pot fi parcurse una câte una sau toate deodată. După fiecare etapă se generează rapoarte ce pot fi monitorizate de către proiectant.

Pentru acest prim proiect, ignorați etapele intermediare și dați dublu clic pe **Generate programming file**. Etapele se vor rula succesiv și în final se va genera un fișier bitstream cu extensia **.bit**. Acest fișier, **functionF.bit**, va fi încărcat pe placa *Spartan3E* și va programa dispozitivul FPGA cu funcția proiectată.




Figura 4.14 Etapele de procesare pentru implementare pe FPGA.

În urma procesării, se creează un fișier cu modelul Verilog asociat descrierii schematice, fișier ce va avea extensia `.vf`. În cazul schemei prezentate, modelul Verilog conține instanțieri de porți logice:

```
'timescale 1ns / 1ps

module functionF(A,
                B,
                C,
                D,
                F);

    input A;
    input B;
    input C;
    input D;
    output F;

    wire AB;
    wire CD;

    AND2 XLXI_1 (.IO(B),
                .I1(A),
                .O(AB));
    AND2 XLXI_2 (.IO(D),
                .I1(C),
                .O(CD));
```

```

OR2 XLXI_3 (.IO(CD),
             .I1(AB),
             .O(F));
endmodule

```

4.3.1 Încărcarea pe placă a fișierului bitstream (.bit)

Pentru a încărca pe placă fișierul bitstream, expandați în sub-fereastra *Processes Configure Target Device* și dați dublu clic pe **Manage Configuration Project (iMPACT)**.

Circuitul FPGA este programat printr-o interfața JTAG. Pe macheta există trei circuite cu interfața JTAG, conectate în serie:

- **xc3s500e** circuitul FPGA (folosit pentru studiu);
- **xcf04s** circuitul EPROM (conține programul pentru aplicația implicită pentru FPGA, utilizată la testarea inițială a machetei).
- **xc2c64a** circuitul CPLD (conține modulul hardware pentru programarea circuitului FPGA cu conținutul din memoria EEPROM, la punerea sub tensiune a machetei);

După depistarea automată a tipului de cablu de conectare dintre macheta FPGA și calculator, va apare o reprezentare grafică a lanțului celor trei circuite, așa ca în figura 4.15.




Figura 4.15 Reprezentarea grafică a lanțului JTAG cu cele trei componente: FPGA, CPLD, EEPROM.

Fiecare din cele trei circuite pot fi programate prin interfața JTAG și are asociat câte un fișier de programare. În prima fereastră ce apare faceți clic pe *Finish*. După aceea va trebui să selectați fișierul ce va fi încărcat pe circuitul FPGA (primul în lanț) și să faceți clic pe **Open**. La următoarele două modele circuite nu selectați niciun fișier și faceți clic pe *Bypass*.

În ultima fază, faceți clic dreapta pe circuitul FPGA **xc3s500e** și clic **Program**.

Prin comutarea switch-urilor în toate stările, completați tabelul de adevăr (4.1) pentru funcția implementată și verificați-l prin comparație cu expresia analitică a funcției.

Tabelul 4.1

Tabelul de adevăr al funcției F .

A	B	C	D	F
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

4.4 Testarea cunoștințelor

Realizați schema pentru următoarele funcții și testați-le pe placă. Funcțiile G și H depind de aceleași intrări.

$$\begin{aligned}
 G &= A + B\overline{C} + D \\
 H &= ((A \oplus B)C)D
 \end{aligned}
 \tag{4.2}$$

Scrieți fișierul `.ucf` prin care asociați intrările cu switch-uri și ieșirile cu leduri.

Completați tabelul de adevăr (4.2) pentru funcțiile implementate și verificați-l.

Tabelul 4.2

Tabelul de adevăr al funcțiilor G și H .

A	B	C	D	G	H
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		